내셔널 세미컨덕터(www.national.com)의 ADC1175와 같은 플래시 기반 ADC는 권장 동작 입력 전압 범위가 0.6V~2.6V이다.(참고자료 1) 하지만 일부 애플리케이션에서는 대칭 아날로그 입력 신호를 변환해야 한다. 이 디자인 아이디어의 회로는 –0.2V~+0.2V의 대칭 입력 전압 범위를 권장하는 0.6V~2.6V 범위까지 변환한다.(그림 1) 이 회로는 또한 출력 전압이 ADC를 손상시킬 수 있는 –0.3V 미만으로 떨어지지 않도록 방지한다.
이 회로는 아나로그 디바이스(www.analog.com)의 AD8002 듀얼 전류 피드백 연산 증폭기를 이용해서 높은 대역폭을 달성한다.(참고자료 2) 첫 번째 블록인 비반전 증폭기 IC1A는 전압 이득이 5이다. 이 블록은 또한 두 번째 블록 IC1B가 적절히 동작하도록 높은 입력 임피던스 및 낮은 출력 임피던스를 제공한다. 대부분의 작업은 두 번째 블록이 수행한다. IC1B, R4, R5로 이루어진 기본적 반전 증폭기에서 시작해서 R3 및 D1을 추가해서 클리핑 효과를 달성할 수 있다. R3, D1, R4, R5는 클리핑 레벨을 결정한다. 뿐만 아니라 IDC 전류를 추가함으로써 출력 전압을 DC 쉬프트할 수 있다. 조절가능 포텐셔미터 저항 P1을 트림해서 원하는 출력 전압 쉬프트인 1.6V를 달성할 수 있다.
다이오드 D1의 전류가 무시할 만하다면 출력 전압 VO는 −(1+R2/R1)×(R5/(R3+R4))×VI+VCC×R5/(R6+P1+R7)=1.6−5×VI이다. 다이오드 전압 VDIODE가 VS라고 할 때 VO=−(R5/R4)×VDIODE+VCC×R5/(R6+P1+R7)=1.6−1.65=−0.05V이다.
0V에 근접해서 클리핑이 이루어져서 ADC를 보호한다. 클리핑 레벨을 높임으로써 회로가 비클리핑 구역에서 덜 선형적이도록 한다. 다시 말해서 클리핑 레벨과 선형성 사이에 설계적인 절충이 존재한다. R8 저항은 ADC의 입력 핀을 통해서 전류를 제한한다. 커패시터 C2는 선택적으로 VADC/VI 대역폭을 제한한다. 커패시터 C1은 –VCC 전원 장치로부터 발생할 수 있는 전압 잡음을 감소시키는데 유용하다.
참고자료
1. “DC1175 - 8-Bit, 20MHz, 60mW A/D Converter”, National Semiconductor, www.national.com/mpf/DC/ADC1175.html
2. “AD8002 Dual 600 MHz, 50 mW Current Feedback Amplifier”, Analog Devices, www.analog.com/en/prod/0%2C2877%2CAD8002%2C00.html
Click here for the illustrations:
Figure 1
